|
[LX¼¼¹ÌÄÜ] 2022³â 10¿ù °æ·Â»ç¿ø ä¿ë |
|
LX¼¼¹ÌÄÜÀº 1999³â ¼³¸³µÇ¾î ITºÐ¾ßÀÇ µð½ºÇ÷¹ÀÌ¿¡ Àû¿ëµÇ´Â Á¦Ç°À» ½ÃÀÛÀ¸·Î ÇöÀç´Â TV¿Í ½º¸¶Æ®Æù ºÐ¾ßÀÇ µð½ºÇ÷¹ÀÌ Á¦Ç°±îÁö È®´ëÇÏ¿© ±¹³» ÆÕ¸®½º¸¦ ´ëÇ¥Çϴ ȸ»ç·Î ¼ºÀåÇÏ¿´½À´Ï´Ù. ÀÌ´Â °í°´°¡Ä¡¸¦ ÃÖ¿ì¼±À¸·Î ²÷ÀÓ¾øÀÌ ½ÃÀå ¼±µµ Á¦Ç°µéÀ» °³¹ßÇÑ °á°úÀ̸ç, ¶ÇÇÑ ±Û·Î¹ú °í°´µéÀÌ ÀÚ»ç Á¦Ç°ÀÇ °æÀï·ÂÀ» ÀÎÁ¤ÇØ ÁÖ¾ú±â ¶§¹®ÀÔ´Ï´Ù. ÃÖ±Ù¿¡´Â ÀÌ·¯ÇÑ ¼º°ø üÇèÀ» ¹ÙÅÁÀ¸·Î »ç¾÷ Æ÷Æ®Æú¸®¿À¸¦ ¾ÈÁ¤È½ÃÅ°°í, Áö¼Ó ¼ºÀåÇϴ ȸ»ç°¡ µÇ±â À§ÇØ µð½ºÇ÷¹ÀÌ ºÐ¾ß ¿Ü¿¡ ÀÚµ¿Â÷ ¹× °¡Àü µî ½Å±Ô ºÐ¾ß·ÎÀÇ ÁøÃâ¿¡ ¹ÚÂ÷¸¦ °¡ÇÏ°í ÀÖ½À´Ï´Ù. ¿À´Ã³¯ ¿ì¸®´Â °í°´°ú »ç¾÷ ȯ°æÀÌ ±Þº¯ÇÏ°í ºòµ¥ÀÌÅÍ, ÀΰøÁö´É µî 4Â÷ »ê¾÷À̶ó´Â »õ·Î¿î º¯ÈÀÇ ±â·Î¿¡ ³õ¿© ÀÖ½À´Ï´Ù. ÀÌ·¯ÇÑ »õ·Î¿î º¯È¿¡ ¼º°øÀûÀ¸·Î ´ëÀÀÇϱâ À§ÇØ LX¼¼¹ÌÄÜÀº Á¦Ç°±âȹºÎÅÍ °³¹ß ¹× SCM¿¡ À̸£±â±îÁö Á¦Ç° Àü °úÁ¤¿¡¼ °í°´°¡Ä¡¸¦ ±â¹ÝÀ¸·Î »ç°íÇÏ°í Çõ½ÅÇϵµ·Ï ´õ¿í ³ë·ÂÇÏ°Ú½À´Ï´Ù. LX¼¼¹ÌÄÜÀÌ ´ëÇѹα¹À» ³Ñ¾î ±Û·Î¹ú ½Ã½ºÅÛ ¹ÝµµÃ¼·Î ¼ºÀåÇϱâ±îÁö ¸¹Àº °ü½É°ú ¼º¿ø ºÎŹµå¸³´Ï´Ù.
|
|
±â¾÷ÇüÅ |
|
Áß°ß±â¾÷(300¸íÀÌ»ó)
|
°í¿ëÇüÅ |
|
Á¤±ÔÁ÷ |
±Ù¹«Áö |
|
¼¿ï |
|
ÃÖÁ¾Çз |
|
´ëÇÐ(2.3³â) |
¸ðÁý±â°£ |
|
ä¿ë½Ã ¸¶°¨ |
µî·ÏÀÏ |
|
2022-10-27 |
|
|
Çз |
°æ·Â |
¿¬·É |
¼ºº° |
ä¿ëÀοø |
¿ì´ëÁ¶°Ç |
´ëÇÐ(2.3³â) |
1³âÀÌ»ó
|
¹«°ü
|
¹«°ü
|
0¸í
|
ÇØ´ç¾øÀ½
|
|
|
|
¸ðÁýÁ¤º¸ |
|
|
ä¿ëºÐ¾ß |
Á÷Á¾ ¼±Åà ¾øÀ½
|
|
°í¿ëÇüÅ |
Á¤±ÔÁ÷ |
|
¾÷¹«³»¿ë/ÀÚ°Ý¿ä°Ç
- ¸ðÁý±â°£ : 2022.10.15 01:00 ~ 2022.10.23 23:00
¸ðÁýºÐ¾ßÁ¶Á÷ | ¸ðÁýºÐ¾ß | »ó¼¼ ³»¿ë | Àü°ø | ±Ù¹«Áö |
---|
TI»ç¾÷ºÎ | TV & IT DDIAnalog Design | - ¡à Á÷¹«»ó¼¼
- TV&IT Á¦Ç° °³¹ß(TV ¹× ³ëÆ®ºÏ ¸ð´ÏÅÍ Driver-IC µî Á¦Ç° °³¹ß)Analog Design Engineer
- Baseband Analog Design
- CMOS Amplifier / BGR, LDO, Bias /°í¼º´É AFE ¼³°è / ADC/DAC µî Mixed IP
- Fast-slew Amplifier /Low power Amplifier /Size minimized Architecutre and Analog IP
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- °øÁ¤/¼ÒÀÚ °ü·Ã °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î)
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | PMIC AnalogDesign | - ¡à Á÷¹«»ó¼¼
- Power Management IC Design Engineer(Boost, Buck, Buck-Boost, LED Driver,Charge Pump, LDO)
- Analog Circuit Design(Ampifier, BGR, Bias, OSC, ADC, DAC, ESD)
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- Display, Mobile, Automotive¿ë PMIC ¼³°è °æÇèÀÚ
- BCD °øÁ¤ ÀÌÇصµ º¸À¯ÀÚ
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | PMIC DigitalDesign | - ¡à Á÷¹«»ó¼¼
- MCU(Cortex, Risc) Top Integration
- Digital Peripheral Design (Interface IP)
- Digital Filter Modeling and RTL coding
- HAL Driver, BSP °³¹ß
- Memory (Flash / SRAM) Controller ¼³°è
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- Digital Filter / Equalizer ¼³°è °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- RTL Coding °æÇèÀÚ
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | T-Con DigitalDesign | - ¡à Á÷¹«»ó¼¼
- Digital ȸ·Î¼³°è
- MCU Subsystem ¼³°è
- Verilog Coding For Display System
- FPGA °ËÁõ
- ASIC Top ¼³°è
- CPU Platform, AMBA Bus ¼³°è
- NAND/eMMC I/F, Mixed IP I/F ¼³°è
- Synthesis/DFT µî Front-end design
- RTL Coding For Display Chip
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- T-Con ȸ·Î ¼³°è °æÇèÀÚ
- MCU Subsystem ¼³°è °æÇèÀÚ
- Verilog ¹× script language(python, tk/tcl, perl)´É·Â ¿ì¼öÀÚ
- eMMC/NAND °æÇèÀÚ
- Verilog / VHDL Coding °æÇèÀÚ
- FPGA °ËÁõ °æÇèÀÚ
- ASIC Top ¼³°è ¹× ¾ç»ê °æÇèÀÚ
- ARM CPU ¹× AMBA Bus Platform °æÇèÀÚ
- Syn/DFT °æÇèÀÚ
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Â÷·®¿ë ICDigital Design | - ¡à Á÷¹«»ó¼¼
- AutoÇâ Display Touch ±¸µ¿ IC
- SRAM controller, Timing controller, Video signalprocessing µî Logic RTL design
- Touch sensing conrtol Logic RTL design
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- FPGA °ËÁõ °æÇè
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î)
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | TV & IT»óÇ°±âȹ | - ¡à Á÷¹«»ó¼¼
- [Monitor / Notebook / Auto µî Display ¹ÝµµÃ¼ »óÇ° ±âȹ]
- »ç¾÷ ȯ°æ ºÐ¼®, ¿µ¾÷ ¹× °³¹ß Àü·« ¿¬°è PRM ¼ö¸³ ¹× °ü¸®
- ½Å±Ô°í°´ ¹ß±¼ ¹× °í°´ ÇÁ·Î¸ð¼ÇÀ» ÅëÇÑ ¼öÁÖ ¿µ¾÷ Áö¿ø
- »óÇ°Àü·«, Market Intelligence, µðÁöÅÐ ¸¶ÄÉÆÃÇÁ·Î¼¼½º ±¸Ãà
- [TV Display ¹ÝµµÃ¼ »óÇ° ±âȹ]
- ´ëÇü Display ¹× ½Å±Ô Á¦Ç° °ü·Ã »óÇ°±âȹ
- ½ÃÀå, ±â¼ú ¹× °í°´ ±â¹Ý ´Ü±â¡¤ÁßÀå±â »óÇ°Àü·« ¹× PRM ÀÛ¼º
- ½Å±Ô Á¦Ç° ¹ß±¼, °í°´»ç ÇÁ·Î¸ð¼ÇÀ» ÅëÇÑ ¼öÁÖ ¿µ¾÷ Áö¿ø
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- »óÇ°±âȹ ¹× ¸¶ÄÉÆà Á÷¹« °æÇèÀÚ
- µð½ºÇ÷¹ÀÌ, ¹ÝµµÃ¼ °ü·Ã ¾÷Á¾ °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î)
| Àü°ø ¹«°ü | ¼¿ïƯº°½Ã °³²±¸ | MS»ç¾÷ºÎ | Mobile Á¦Ç°Analog Design | - ¡à Á÷¹«»ó¼¼
- Mobile Á¦Ç° °³¹ß Analog Design Engineer
- Baseband Analog Design
- CMOS Amplifier / BGR, LDO, Bias / OSC / PLL /°í¼º´É AFE ¼³°è / ADC/DAC µî Mixed IP
- ESD Device & Protection Nerwork ¼³°è
- Totem / AMS / Post Layout Simulation
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- Matlab Modeling °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î)
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Mobile Á¦Ç°Digital Design | - ¡à Á÷¹«»ó¼¼
- Digital Peripheral Design (Interface IP)
- Digital RTL¼³°è(Display Driver IC, High Speed Interface IP, T-Con)
- LINT/CDC/LEC/STA, Physical logic design°æÇèÀÚ
- Memory Controller ¼³°è (Flash, SRAM, DDR),External IF(SPI, I2C)
- System Level Architecture ¼³°è
- HAL Driver, BSP °³¹ß
- Digital Filter Modeling
- MCU(Cortex, Risc) Top Integration
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- Digital Filter / Equalizer ¼³°è °æÇè ¹× ÀÌ·Ð º¸À¯ÀÚ
- RTL Coding °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/ÀϺ»¾î)
| ÄÄÇ»ÅÍÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Firmware | - ¡à Á÷¹«»ó¼¼
- Device ±â´É ±¸Çö ¹× ¼º´É ÃÖÀûȸ¦ À§ÇÑ Firmware °³¹ß
- Touch ¼¾¼ Á¤º¸¸¦ ÀÌ¿ëÇØ »ç¿ëÀÚ°¡ ÀǵµÇÑ ÁÂÇ¥¸¦ÃßÃâÇÏ´Â ¾Ë°í¸®Áò °³¹ß
- ¿µ»ó ó¸® ¾Ë°í¸®Áò °³¹ß
- Á¦Ç° °ËÁõ ¹× ¼º´É Æò°¡¸¦ À§ÇÑ Test tool °³¹ß
- ÇÁ·Î±×·¡¹Ö ¾ð¾î (C/C++/Python)
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- Android Ç÷§ÆûÀ» È°¿ëÇÑ ÇÁ·ÎÁ§Æ® ¼öÇà °æÇèÀÚ
- ÀڷᱸÁ¶ ¹× À̹ÌÁö ó¸® °ü·Ã Àü°øÀÚ
- ÅÍÄ¡ Embedded Firmware, ¾Ë°í¸®Áò °³¹ß °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î)
| ÄÄÇ»ÅÍÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Application | - ¡à Á÷¹«»ó¼¼
- Display IC(Display Driver IC, High Speed Interface IP,T-Con, New IP) Ư¼º Æò°¡
- Panel/Module/Set Æò°¡ ¹× °ËÁõ
- Display ÈÁú IP Ư¼º Æò°¡ ¹× IP °ËÁõ SW Tool °³¹ß
- HW Application ȸ·Î ¼³°è ¹× Á¦ÀÛ
- FPGA Verification Platform °³¹ß
- FPGA RTL ¼³°è, FPGA °ËÁõ ÀÚµ¿È ȯ°æ ±¸Ãà ¹× À¯Áöº¸¼ö
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- DIC(Driver IC) °æÇèÀÚ
- Xilinx FPGA »ç¿ë °æÇèÀÚ
- Synopsys HAPS, Zebu °ËÁõ ȯ°æ °æÇèÀÚ
- ±âº»ÀûÀÎ Logic RTL ¼³°è ´É·Â º¸À¯ÀÚ
- FPGA prototyping °æÇèÀÚ
| ÄÄÇ»ÅÍÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | ¿µ¾÷ | MobileÁ¦Ç° ¿µ¾÷ | - ¡à Á÷¹«»ó¼¼
- ºÏ¹Ì °í°´Çâ °³¹ß ¹× ¾ç»ê¿µ¾÷(B2B) ¹× ¿µ¾÷Àü·« ¼ö¸³
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- ¹ÝµµÃ¼ ¶Ç´Â ÀüÀÚºÎÇ° ¿µ¾÷ °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î)
- Àü±â/ÀüÀÚ Àü°øÀÚ
| Àü°ø ¹«°ü | ¼¿ïƯº°½Ã °³²±¸ | COO | °æ¿µ°ü¸® | - ¡à Á÷¹«»ó¼¼
- (°æ¿µ±âȹ) »ç¾÷°èȹ/À̵¿°èȹ ¼ö¸³, °æ¿µ¼º°úºÐ¼®,°æ¿µÈ¸ÀÇ ¿î¿µ
- (°æ¿µ½É»ç) ½ÅÁ¦Ç° °³¹ß¼öÀͼº Á¡°Ë, ºñ¿ë/ÅõÀÚ ¿¹»ê °ü¸®,»ç¾÷º° ±¸ºÐ¼ÕÀÍ ¼öÇà
- (¿ø°¡±âȹ) Model´ÜÀ§ Àç·áºñ ±âÁØ¿ø°¡ °ü¸®,¾ç»ê Àç·áºñ °³¼±¸ñÇ¥ °ü¸®
- (°æ¿µÁ¤º¸) ÇÁ·ÎÁ§Æ®´ÜÀ§ Resource °ü¸®, EDW DB ¿î¿µ,Àç°í/¿îÀüÀÚº» °ü¸®
- (°æ¿µÀü·«) ÁßÀå±â Àü·« ¼ö¸³ ¹× »ç¾÷ ¼º°ú °ü¸®,°æ¿µ À̽´ °ü¸®
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- »ç¾÷°èȹ ¼ö¸³ ¹× ±¸ºÐ¼ÕÀÍ ¾÷¹« °æÇèÀÚ
- ¼ÕÀÍ Â÷À̺м® °ü·Ã ¾÷¹« °æÇèÀÚ
- ÁßÀå±â Àü·« ¼ö¸³ ¹× »ç¾÷ ¼º°ú °ü¸®,°æ¿µ À̽´ °ü¸® ¾÷¹« °æÇèÀÚ
| »ó°æ | ¼¿ïƯº°½Ã °³²±¸ | ¿¬±¸¼Ò | Analog Design | - ¡à Á÷¹«»ó¼¼
- High Speed Serdes Design
- eDP/VX1/MIPI/HDMI/DDR µî Serial Interface PHYLayer Design
- Equalizer / PLL / DLL /CDR / FPLL, SSCG, AMP, OSC,BGR, LDO Design
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- T-Con Receiver/Transceiver ¼³°è °æÇèÀÚ
- SD-IC Receiver ¼³°è °æÇèÀÚ
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Digital Design | - ¡à Á÷¹«»ó¼¼
- Digital IP ¼³°è(ASIC / FPGA)
- High Speed Interface ȸ·Î ¼³°è ¹× °ËÁõ(¿¹ : eDP, MIPI, Vx1, CEDS µî)
- T-Con, Mobile, Driver IC ȸ·Î ¼³°è ¹× °ËÁõ
- Digital IP ¼³°è (DSC, FEC, HDCPµî)
- FPGA¸¦ È°¿ëÇÑ IP ¼³°è ¹× °ËÁõ
- MCU Bus Architecutre ¹× Peripheral IP ¼³°è
- HDL (Verilog / VHDL) ¼³°è
- CPU / Bus µî SoC Sub-system ¼³°è
- USB / SDIO / SPI / Timer µî Peripheral ¼³°è
- ¹«¼± Connectivity SoC System ¼³°è
- PHY / MAC Protocol ¼³°è
- Low Power ¼³°è : CPF / UPF Àû¿ë ¼³°è ¹× °ËÁõ
- SW ¹× HW ¼³°è
- RTOS / Device Driver / MAC SW / Application SW ¼³°è
- Board Level RF ¼º´É Tuning ¹× ÃøÁ¤ ÀÚµ¿È
- Wi-Fi / Bluetooth Ç¥ÁØ ÀÎÁõ
- µðÁöÅÐ ¼³°è
- NPU³»Àå ½Ã½ºÅÛ ¼³°è/ÀÀ¿ë ¿¬±¸°³¹ß
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- eDP, MIPI, Vx1 ÀÎÅÍÆäÀ̽º ȸ·Î ¼³°è °æÇèÀÚ
- T-Con, Mobile, Source Driver IC ¾ç»ê °æÇèÀÚ
- MCU Firmware °æÇèÀÚ
- Chip Top ¼³°è °æÇèÀÚ(Clock / Reset Generator, Ĩ Frontend)
- DSP, ISP ±âº»Áö½Ä º¸À¯ ¹× °æÇèÀÚ
- SoC HW, SW ¹× system ¼³°è/°ËÁõ °æÇèÀÚ
- º¸¾ÈĨ °³¹ß °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î)
| ÄÄÇ»ÅÍÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Firmware | - ¡à Á÷¹«»ó¼¼
- ÀÓº£µðµå ½Ã½ºÅÛ Æß¿þ¾î °³¹ß
- NPU³»Àå ½Ã½ºÅÛ Æò°¡/ÀÀ¿ë ¿¬±¸°³¹ß, RTOS Ç÷§Æû °³¹ß
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- FreeRTOS ¿î¿ë °æ·ÂÀÚ
- Embedded Linux ¿î¿ë °æ·ÂÀÚ
| ÄÄÇ»ÅÍÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | ¿µ»óó¸®Algorithm | - ¡à Á÷¹«»ó¼¼
- ¿µ»óó¸®/¿µ»óº¹¿ø/ÄÄÇ»ÅÍ ºñÀü ¾Ë°í¸®Áò °³¹ß¶Ç´Â °ü·Ã HW IP °³¹ß
- Data (¿µ»ó½ÅÈ£ µî) ¾ÐÃà ¾Ë°í¸®Áò ¶Ç´Â °ü·Ã HW IP °³¹ß
- DNN ±â¹ýÀ» È°¿ëÇÑ ¾Ë°í¸®Áò ¶Ç´Â °ü·Ã HW IP °³¹ß
- ¿µ»ó ó¸® ¾Ë°í¸®Áò °³¹ß
3D ¿µ»ó ½ÅÈ£ ó¸® : Camera Calibration, Noise Reduction, : Point Cloud Processing, Depth Processing : ¾Ë°í¸®Áò °³¹ß, RGB-D Fusion, 3D Reconstruction- 2D ¿µ»ó ½ÅÈ£ ó¸® : ÈÁú °³¼±, ISP ¾Ë°í¸®Áò °³¹ß
- CIS/ToF ¿µ»ó ó¸®/ ºÐ¼®/ Æò°¡ ¾Ë°í¸®Áò °³¹ß
- ¡à °æ·Â ¿ä±¸»çÇ×
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- ÇØ´ç ºÐ¾ß ¹Ú»çÇÐÀ§ ¼ÒÁöÀÚ
- C / C++/Python ÇÁ·Î±×·¡¹Ö ¿ª·® º¸À¯ÀÚ
- CIS/ToF ¿µ»ó ó¸®/ ºÐ¼®/ Æò°¡ °ü·Ã °³¹ß °æ·Â º¸À¯ÀÚ
- CIS/ToF ¿µ»ó Æò°¡ SW, ¿µ»ó Æò°¡ Àåºñ °³¹ß °æ·Â º¸À¯ÀÚ
| ÄÄÇ»ÅÍÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Architecture | - ¡à Á÷¹«»ó¼¼
- SoC Architecture ¼³°è (Concept)
- AMBA µî Bus Architecture ¼³°è (Verilog HDL)
- MCU/CPU/GPU implementation (FPGA)
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- eDP, MIPI, Vx1 ÀÎÅÍÆäÀ̽º ȸ·Î ¼³°è °æÇèÀÚ
- MCU Firmware °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î)
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | DesignMethodology | - ¡à Á÷¹«»ó¼¼
- Design Technology
- LINT/SDC Rule Policy ¹× RTL Guide ¼ö¸³ ¹× ÀüÆÄ
- Physical Design Reference Flow Setup/Enhancement
- ¼³°è ´Ü°èº° ¼±Çà ±â¼ú °úÁ¦ ¼öÇàLINT/SDC, Synthesis(w/Physical Synthesis), DFT(SCAN/MBIST),P&R, STA Physical Verification (DRC/LVS), IR/EM Analysis
- Design Automation
- EDA Tool°£ ÀÚµ¿È (w/ Jenkinsµî Job Scheduler È°¿ë)
- °³¹ß»êÃâ¹° Çü»ó°ü¸®Shell/Tck/Perl/Python Programming, Jenkins
- Foundation IP / ESD
- IO/StdCell/SRAM Customization
- Library Characterization
- ESD/EOS Analysis ¹× DesignSchematic & Layout , SPICE, Physical Verification,Characterization, ESD/EOS Analysis
- SI/PI/Thermal/Package
- Chip/PKG/B'd ¼³°è ÃÖÀûÈ ¹× SI/PI/Theral Analysis
- Chip Modeling(IBIS/CPM/CSMµî),S-Parameter Extraction & Simulation
- PKG Design (Wire-Bond/Flip-Chip/SiP Packageµî)On/Off Chip SI/PI/Thermal Analysis, PKG Design
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- SpyGlassµî LINT/SDC °ü·Ã Tool È°¿ë ¿ì¼öÀÚ
- Digital Front-End Implementation Tool (Synopsys, Cadence)È°¿ë ¿ì¼öÀÚ
- Digital Back-End Implementation Tool (Synopsys, Cadence)È°¿ë ¿ì¼öÀÚ
- Physical Verification Tool (mentor, synopsys, cadence )È°¿ë ¿ì¼öÀÚ
- ESD Analysis Tool (Calibre-PERC, PathFinder, Voltusµî)È°¿ë ¿ì¼öÀÚ
- IR/EM Tool (Redhawk, Voltus, mPower µî) È°¿ë ¿ì¼öÀÚ
- Charac. tool (Liberate, Silicon Smartµî) È°¿ë ¿ì¼öÀÚ
- Shell/ Perl / Python ÇÁ·Î±×·¡¹Ö ¿ì¼öÀÚ
- Ansys/Cadence/Siemens Tool ±â¹Ý On/Off Chip SI/PIºÐ¼® °æÇèÀÚ
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | DesignVerification | - ¡à Á÷¹«»ó¼¼
- Verilog HDL (Hardware Description Language)À»È°¿ëÇÑ Digital ¼³°è ´ë»óÀ¸·Î System Verilog¿ÍUVM(Universal Verification Methodology)ȯ°æÀ» ÀÌ¿ëÇÑ ¼³°èÀÇ ±â´É ¹× ±¸¼ºÀ» Àü¼ö °ËÁõ
- Driver-IC ¹× Source Driver¿¡ ´ëÇÑ °ËÁõ Modeling
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- SystemVerilog ¹× UVM(Universal VerificationMethodology) »ç¿ë °æÇèÀÚ
- C ¶Ç´Â Python Language È°¿ë ¿ì¼öÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î)
| ÀüÀÚ/Àü±â | ´ëÀü±¤¿ª½Ã À¯¼º±¸ ¼¿ïƯº°½Ã ¼Ãʱ¸ | PhysicalDesign | - ¡à Á÷¹«»ó¼¼
- [Digital F/E & B/E]
- Back-end (Auto P&R ¾÷¹«)
- Innovus / ICC2 / Verification
- Front-end
- Syn, DFT, STA
- IO PAD Design (Layout)
- ESD Reivew ¹× ESD (SET-ESD) ºÒ·®ºÐ¼®
- ESD Simulation ¹× Tool Check (Pathfinder / PERC)
- [Electro Static Discharge (ESD)]
- IO PAD Design (Layout)
- ESD Reivew ¹× ESD (SET-ESD) ºÒ·®ºÐ¼®
- ESD Simulation ¹× Tool Check (Pathfinder / PERC)
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- [Digital F/E & B/E]
- IR-drop, 28nm ÀÌ»ó °æÇèÀÚ
- DFT °æÇèÀÚ
- ESD Simulation °æ·ÂÀÚ (Pathfinder ¿Ü)
- Rule Deck ÀÛ¼º °æÇèÀÚ (Calibre DRC / PERC¿Ü)
- [Electro Static Discharge (ESD)]
- ESD Simulation °æ·ÂÀÚ (Pathfinder ¿Ü)
- Rule Deck ÀÛ¼º °æÇèÀÚ(Calibre DRC / PERC¿Ü)
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Full CustomLayout | - ¡à Á÷¹«»ó¼¼
- Full Custom Layout
- DDI Layout
- Touch ROIC Layout
- T-CON IP Layout
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Àü¹®Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- ¹ÝµµÃ¼/ÀüÀÚ/CAD Àü°øÀÚ
- ¹ÝµµÃ¼»ê¾÷±â»ç ÀÚ°ÝÁõ ¼ÒÁöÀÚ
- FinFET °øÁ¤ °æÇèÀÚ
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | Software | - ¡à Á÷¹«»ó¼¼
- ¸ð¹ÙÀÏ AP (¾Èµå·ÎÀ̵å) ¿µ»ó ó¸® SW °³¹ß
- ¸ð¹ÙÀÏ AP ±â¹Ý ¿µ»ó ó¸® Solution ¹× Platform °³¹ß
- SIMD / OpenCL / DSP ±â¹Ý ¿µ»ó ó¸® ¾Ë°í¸®Áò ÃÖÀûÈ
- ¸ð¹ÙÀÏ (¾Èµå·ÎÀ̵å) / PC (Linux / Windows)±â¹Ý SDK °³¹ß
- Embedded Linux ±â¹Ý
- ¸ð¹ÙÀÏ AP ±â¹Ý ¿µ»ó ó¸® Solution ¹× Platform °³¹ß
- SIMD / OpenCL / DSP ±â¹Ý ¿µ»ó ó¸®¾Ë°í¸®Áò ÃÖÀûÈ
- Embedded / PC ±â¹Ý SDK °³¹ß
- Embedded Linux / Windows SDK °³¹ß
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
| ÄÄÇ»ÅÍ ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã ¼Ãʱ¸ | R&D±âȹ | - ¡à Á÷¹«»ó¼¼
- ¹ÝµµÃ¼ ¼ÒÀÚ ¿¬±¸ ±âȹ
- ¿¬±¸/°³¹ß Àü·« ¹× Program Managing
- ¹ÝµµÃ¼ °ü·Ã H/W °ü·Ã ½Å±â¼ú ¾÷ü ¹ß±¼, ±â¼ú/¾÷ü ºÐ¼®¹× ¿ÜÁÖ °³¹ß ¿î¿ë
- ±â¼úÀü·« (3CºÐ¼®, ÁßÀå±â R&DÀü·«¼ö¸³)
- ±â¼ú±âȹ/¿î¿µ(R&D Project Management, Resource °ü¸®)
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- ¸ÞŸ ¹°Áú/·»Áî ¼³°è/°øÁ¤ °³¹ß °æÇèÀÚ
- ½Å±â¼ú °³¹ß ¹× ±âȹ/¿î¿µ °æÇèÀÚ
- ±â¼úÀü·« / ¾÷ü M&A °æÇèÀÚ
- 3CºÐ¼® ±â¹Ý ÁßÀå±â R&D Àü·«¼ö¸³ °æÇèÀÚ
- ¿¬±¸¼Ò R&D°úÁ¦ °ü¸®/¿î¿µ °æÇèÀÚ
- ±â¼ú/°æÀïºÐ¼®/±âȹ¾÷¹« °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î/ÀϾî)
| - ÀÌ°ø±âŸ
- ÄÄÇ»ÅÍ
- »ê°ø/½Ã½ºÅÛ
- ±Ý¼Ó/Àç·á
- ÀüÀÚ/Àü±â
| ¼¿ïƯº°½Ã ¼Ãʱ¸ | Àü·Â¹ÝµµÃ¼ | Analog Design | - ¡à Á÷¹«»ó¼¼
- BCD °øÁ¤À» »ç¿ëÇÑ Driver-IC ¼³°è
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- Gate Switching Block ¼³°è °æÇèÀÚ
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã °³²±¸ | ¸ðµâ°³¹ß | - ¡à Á÷¹«»ó¼¼
- Àü·Â¹ÝµµÃ¼ ¸ðµâ ¼³°è, ÆÐÅ°Áö °³¹ß
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- ÆÄ¿ö¸ðµâ ¼³°è À¯°æÇèÀÚ
- ÆÐÅ°Áö ½Ã¹Ä·¹ÀÌ¼Ç À¯°æÇèÀÚ
| ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã °³²±¸ | ¼ÒÀÚ°³¹ß | - ¡à Á÷¹«»ó¼¼
- Àü·Â¹ÝµµÃ¼ ¼ÒÀÚ ¼³°è (Silicon, Silicon Carbide µî)
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- TCAD °æÇèÀÚ
- Si MOSFET, Diode ¼³°è °æÇèÀÚ
| ¹°¸® ÀüÀÚ/Àü±â | ¼¿ïƯº°½Ã °³²±¸ | Àü·«±âȹ | - ¡à Á÷¹«»ó¼¼
- Àü·Â¹ÝµµÃ¼ ½Å»ç¾÷ ±â¹Ý ±¸Ãà
- »ç¾÷Àü·« ¹× ½ÇÇà °èȹ ¼ö¸³
- »ç¾÷ Æ÷Æ®Æú¸®¿À ±¸¼º ¹× °ü¸®
- »ç¾÷±âȹ ¹× »óÇ°±âȹ
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- Àü·Â¹ÝµµÃ¼ °ü·Ã °æ·ÂÀÚ
- Àü·«±âȹ/¸¶ÄÉÆà °æ·ÂÀÚ
- ÀüÀå ±âȹ °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/ÀϺ»¾î/Áß±¹¾î)
| Àü°ø ¹«°ü | ¼¿ïƯº°½Ã °³²±¸ | CFO | À繫ȸ°è | - ¡à Á÷¹«»ó¼¼
- ¿ù/ºÐ±â/¿¬ ȸ°è°á»ê (K-IFRS)
- ȸ°è°¨»ç ¼ö°Ë
- °èÁ¤ºÐ¼® ¹× ¸í¼¼¼ ÀÛ¼º
- ȸ°èÀ̽´ °ËÅä
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- ȸ°è ÀÚ°ÝÁõ ¼ÒÁöÀÚ
- Á¦Á¶¾÷ ¿ø°¡°ü¸® °æÇèÀÚ
- SAP °æÇèÀÚ
| »ó°æ | ¼¿ïƯº°½Ã °³²±¸ | ±ÝÀ¶/IR | - ¡à Á÷¹«»ó¼¼
- ÅõÀÚÀÚ Ä¿¹Â´ÏÄÉÀÌ¼Ç ¹× °ü¸®(±¹³»¿Ü ±â°ü ÅõÀÚÀÚ, ¼Ò¾×ÁÖÁÖ µî)
- IR°ø½Ã ¹× ½ÇÀû ¹ßÇ¥ ÀÚ·á ÀÛ¼º
- °æÀï»ç/½ÃÀå µ¿Çâ ÆÄ¾Ç ¹× ºÐ¼®
- ÁÖÁÖÃÑȸ ¹× ÀÌ»çȸ °ü·Ã ¾÷¹«
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- À繫/ȸ°è °ü·Ã ¾÷¹« °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î)
| Àü°ø ¹«°ü | ¼¿ïƯº°½Ã °³²±¸ | ³»ºÎȸ°è | - ¡à Á÷¹«»ó¼¼
- ³»ºÎȸ°è°ü¸®Á¦µµ ±¸Ãà ¹× ¿î¿µ
- ³»ºÎȸ°èºÎ¹® ¿ÜºÎ°¨»ç ´ëÀÀ
- Àü»êÅëÁ¦È¯°æ¿¡ ´ëÇÑ º¯È ¸ð´ÏÅ͸µ ¹× ¾ÈÁ¤¼º °ü¸®
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- °¨»ç, Áø´Ü, À繫ȸ°è °æÇèÀÚ
- SAP °æÇèÀÚ
- IT °¨»ç °ü·Ã ÀÚ°ÝÁõ ¼ÒÁöÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î/ÀϾî)
| »ó°æ | ¼¿ïƯº°½Ã °³²±¸ | ¹ýÀΰü¸® | - ¡à Á÷¹«»ó¼¼
- ÇØ¿Ü°ÅÁ¡(¹ýÀÎ, ÁöÁ¡, »ç¹«¼Ò) À̽´ °ËÅä, °ü¸®
- ÇØ¿Ü°ÅÁ¡ °á»ê Áö¿ø, ½ÇÀû ºÐ¼®, ÅëÁ¦È¯°æ °ü¸®
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- ȸ°è, ±âȹ, °æ¿µ°ü¸® °æÇèÀÚ
- ¾îÇÐ ´ÉÅëÀÚ(¿µ¾î/Áß±¹¾î/ÀϺ»¾î)
| »ó°æ | ¼¿ïƯº°½Ã °³²±¸ | °æ¿µ±âȹ | - ¡à Á÷¹«»ó¼¼
- (°æ¿µ±âȹ) »ç¾÷°èȹ/À̵¿°èȹ ¼ö¸³, °æ¿µ¼º°úºÐ¼®,°æ¿µÈ¸ÀÇ ¿î¿µ
- (°æ¿µ½É»ç) ½ÅÁ¦Ç° °³¹ß¼öÀͼº Á¡°Ë, ºñ¿ë/ÅõÀÚ ¿¹»ê °ü¸®,»ç¾÷º° ±¸ºÐ¼ÕÀÍ ¼öÇà
- (¿ø°¡±âȹ) Model´ÜÀ§ Àç·áºñ ±âÁØ¿ø°¡ °ü¸®, ¾ç»ê Àç·áºñ°³¼±¸ñÇ¥ °ü¸®
- (°æ¿µÁ¤º¸) ÇÁ·ÎÁ§Æ®´ÜÀ§ Resource °ü¸®, Àç°í/¿îÀüÀÚº» °ü¸®
- (°æ¿µÀü·«) ÁßÀå±â Àü·« ¼ö¸³ ¹× »ç¾÷ ¼º°ú °ü¸®,°æ¿µ À̽´ °ü¸®
- ¡à °æ·Â ¿ä±¸»çÇ×
- (Çлç Á¹¾÷ ±âÁØ)°æ·Â 4³â ÀÌ»ó
- (¼®»ç Á¹¾÷ ±âÁØ)°æ·Â 1³â ÀÌ»ó
- ¡à ¿ì´ë»çÇ×
- »ç¾÷°èȹ ¼ö¸³ ¹× ±¸ºÐ¼ÕÀÍ ¾÷¹« °æÇèÀÚ
- ¼ÕÀÍ Â÷À̺м® °ü·Ã ¾÷¹« °æÇèÀÚ
- ÁßÀå±â Àü·« ¼ö¸³ ¹× »ç¾÷ ¼º°ú °ü¸®,°æ¿µ À̽´ °ü¸® ¾÷¹« °æÇèÀÚ
| »ó°æ | ¼¿ïƯº°½Ã °³²±¸ |
Áö¿øÀÚ°Ý- Çʼö »çÇ×
- ÇØ¿Ü¿©Çà¿¡ °á°Ý»çÀ¯°¡ ¾ø¾î¾ß Çϸç, ³²ÀÚÀÏ °æ¿ì º´¿ª ÇÊ È¤Àº ¸éÁ¦ÀÚ
- ¿ì´ë »çÇ×
- ¸ðÁýºÐ¾ß º° ¿ì´ë »çÇ× È®ÀÎ
- ¿µ¾î/Áß±¹¾î/ÀϺ»¾î µî ¾îÇÐ ´ÉÅëÀÚ
- ±¹°¡ º¸ÈÆ´ë»óÀÚ ¹× Àå¾ÖÀÎÀº °ü·Ã ¹ý·É¿¡ µû¶ó ¿ì´ëÇÔ(º¸ÈÆ´ë»óÀÚ ¸éÁ¢ ½Ã º¸ÈÆû ¸éÁ¢ È®Àμ Á¦Ãâ ù±)
ÀüÇüÀýÂ÷- 01¼·ùÀüÇü
- 02Àμº°Ë»ç
- 031Â÷¸éÁ¢
- 042Â÷¸éÁ¢
- 05°Ç°°ËÁø
- 06ÃÖÁ¾ÀüÇü
Á¦Ãâ¹æ¹ý- Á¦Ãâ¹æ¹ý : LX±×·ì ä¿ë»çÀÌÆ®(apply.lxcareers.com)¸¦ ÅëÇÑ ¿Â¶óÀÎ Áö¿ø¸¸ °¡´É
- °¢ ÀüÇü°á°ú ¹× ÃÖÁ¾ ÇÕ°Ý ¿©ºÎ´Â E-mail ¹× SMS¸¦ ÅëÇØ ¹ßÇ¥µÇ¿À´Ï, E-mail ÁÖ¼Ò ¹× ÇÚµåÆù ¹øÈ£¸¦ Á¤È®È÷±âÀçÇϽñ⠹ٶø´Ï´Ù.
- Á¦ÃâÀÌ ¸¶°¨µÈ ÈÄ¿¡´Â Áö¿ø¼ ¼öÁ¤ÀÌ ºÒ°¡ÇÏ¿À´Ï, Áö¿øÀÚ°Ý µîÀ» Á¤È®È÷ È®ÀÎÇÏ¿© Áö¿ø ºÎŹµå¸³´Ï´Ù.
- ÀÔ»çÁö¿ø °ü·Ã ¹®ÀÇ
±âŸ»çÇ×- Áö¿ø¼ Á¢¼ö ¸¶°¨ ±âÇÑ¿¡ ÀÓ¹ÚÇؼ´Â Á¢¼ÓÀå¾Ö°¡ ÀÖÀ» ¼ö ÀÖÀ¸´Ï, °¡´ÉÇÑ ÇÑ ¸¶°¨ Àü¿¡ ¹Ì¸® Áö¿ø¼¸¦ Á¦ÃâÇÏ¿©Áֽñ⠹ٶø´Ï´Ù.
- Á¦Ãâ ¹× ±âÀçÇÑ ³»¿ë¿¡ ÇãÀ§ »ç½ÇÀÌ Æ÷ÇԵǾî ÀÖ´Â °æ¿ì ÀԻ簡 Ãë¼ÒµÉ ¼ö ÀÖ½À´Ï´Ù.
- Àμº °Ë»ç´Â ¼·ùÀüÇü ÇÕ°ÝÀÚ¿¡ ÇÑÇÏ¿© ¿Â¶óÀÎÀ¸·Î ÁøÇàµË´Ï´Ù.
- ä¿ë ¼·ù ¹Ýȯ °ü·Ã, ¡®Ã¤¿ëÀýÂ÷¹ý Á¦ 11Á¶¡¯¸¦ ÁؼöÇϸç, ÇÕ°ÝÀÚ ¹ßÇ¥ ÀÌÈÄ 14ÀÏ À̳»¿¡ ä¿ë¼·ù ¹Ýȯû±¸½ÅûÀÌ °¡´ÉÇÕ´Ï´Ù. ä¿ë¼·ù¹Ýȯû±¸¼(ä¿ëÀýÂ÷¹ý ½ÃÇà±ÔÄ¢ º°Áö3) ÀÛ¼º ÈÄ ´ã´çÀÚ À̸ÞÀÏ·Î Á¦Ãâ ºÎŹµå¸®¸ç,½Åû È®ÀÎ ÈÄ »ç¾÷Àå ¹æ¹® ¹× µî±â¿ìÆíÀ» ÅëÇØ ¼ö·É °¡´ÉÇÕ´Ï´Ù. (´Ü ÇØ´ç±â°£ ³» ¹Ýȯ û±¸°¡ ¾ø°Å³ª,ȨÆäÀÌÁö/ ÀüÀÚ¿ìÆíÀ» ÅëÇØ Áö¿øÀÚ°¡ ÀÚ¹ßÀûÀ¸·Î Á¦ÃâÇÑ °æ¿ì ä¿ë¼·ù´Â ÀÚµ¿ ÆıâµË´Ï´Ù.)
- ±Þ¿© ¹× ±Ù·Î½Ã°£ : ȸ»ç ³»±Ô¿¡ µû¸§
|
|
±Ù¹«Áö |
¼¿ï |
|
°æ·Â |
1³âÀÌ»ó |
|
¸ðÁý±â°£ |
ä¿ë½Ã ¸¶°¨ |
|
|
Áö¿øÀÚ°ÝÁ¤º¸ |
|
|
¸ðÁýÀοø |
0¸í |
|
ÃÖÁ¾Çз |
´ëÇÐ(2.3³â) |
|
¿¬·É |
¹«°ü |
|
¿¬ºÀ |
¸éÁ¢½Ã ÇùÀÇ
|
|
¿Ü±¹¾î ¿ì´ë |
ÇØ´ç¾øÀ½ |
|
»ó¼¼ÀÚ°ÝÁ¶°Ç |
|
|
Á¦Ãâ¼·ù |
Á¦ÃâÇÑ À̷¼´Â ÀÏü ¹ÝȯÇÏÁö ¾Ê½À´Ï´Ù.
À̷¼¿¡ ±ä±Þ ¿¬¶ôó, ÀÀ½ÃºÐ¾ß, Èñ¸Á¿¬ºÀ ±âÀç ¿ä¸Á.
|
|
Á¦Ãâ¹æ¹ý |
|
|
ÀüÇü¹æ¹ý |
1Â÷ÀüÇü:¼·ù 2Â÷ÀüÇü:¸éÁ¢
|
|
º¹¸®ÈÄ»ý |
|
|
Å°¿öµå |
|
|
|
´ã´çÀÚÁ¤º¸ |
|
|
´ã´çÀÚ¸í |
Àλç ä¿ë ´ã´çÀÚ |
|
¹®ÀǸÞÀÏ |
ºñ°ø°³
|
|
ÀüȹøÈ£ |
|
|
Æѽº¹øÈ£ |
|
|
ÁÖ¼Ò |
(340-27) ´ëÀü À¯¼º±¸ Å×Å©³ë2·Î 222 (ž¸³µ¿, ÁÖ½Äȸ»ç½Ç¸®ÄÜÀ¨½º) ¿¤¿¢½º¼¼¹ÌÄÜ |
|
|
|
|
|
|
|
|
|
|